如何正确的增加退耦电容降低生产的噪音?

 定制案例     |      2018-04-03 20:36

  应用基于电磁场阐述的计划软件来采取退耦电容的巨细及其安放名望可将电源平面与地平面的开闭噪声减至最小。跟着信号的沿蜕变速率越来越疾,此日的高速数字电道板计划者所遭遇的题目正在几年前看来是不行遐思的。关于小于1纳秒的信号沿蜕变,PCB板上电源层与地层间的电压正在电道板的随地都不尽雷同,从而影响到IC芯片的供电,导致芯片的逻辑过错。为了保障高速器件简直切作为,计划者应当解除这种电压的震动,坚持低阻抗的电源分派途径。为此,你必要正在电道板上扩张退耦电容来将高速信号正在电源层和地层上出现的噪声降至最低。你务必了解要用众少个电容,每一个电容的容值应当是众大,而且它们放正在电道板上什么名望最为适当。一方面你可以必要良众电容,而另一方面电道板上的空间是有限而名贵的,这些细节上的探究可以决意计划的成败。一再试验的计划设施既耗时又高贵,结果往往导致过桎梏的计划从而扩张不需要的创制本钱。应用软件用具来仿真、优化电道板计划和电道板资源的应用境况,关于要一再测试各式电道板装备计划的计划来说是一种更为实质的设施。本文以一个xDSM(聚集副载波众道复用)电道板的计划为例证实此历程,该计划用于光纤/宽带无线收集。软件仿真用具应用Ansoft的SIwave,SIwave基于搀杂全波有限元本事,可能直接从layout用具Cadence Allegro, Mentor Graphics BoardStation, Synopsys Encore和 Zuken CR-5000 Board Designer导入电道板计划。图1是SIwave中该计划的PCB领土。因为PCB的机闭是平面的,SIwave可能有用的举行周到的阐述,其阐述输出囊括电道板的谐振、阻抗、选定收集的S参数和电道的等效Spice模子。

  xDSM电道板的尺寸,也便是电源层和地层的尺寸是11×7.2 英寸(28×18.3 厘米)。电源层和地层都是1.4mil厚的铜箔,中央被23.98mil厚的衬底分开。为了剖释对电道板的计划,最先探究xDSM电道板的裸板(未安设器件)特质。遵循电道板上高速信号的上升时辰,你必要认识电道板正在频域直到2GHz局限内的特质。图2所示为一个正弦信号饱动电道板谐振于0.54GHz时的电压分散境况。同样,电道板也会谐振于0.81GHz和0.97GHz以及更高的频率。为了更好地剖释,你也可能正在这些频率的谐振形式下仿真电源层与地层间电压的分散境况。图2所示正在0.54GHz的谐振形式下,电道板的核心处电源层和地层的电压差蜕变为零。关于极少更高频率的谐振形式,境况也是云云。但并非正在全面的谐振形式下都是云云,比方正在1.07GHz、1.64GHz和1.96 GHz的高阶谐振形式下,电道板核心处的电压差蜕变是不为零的。

  找到零压差蜕变点有助于咱们将必要正在短时辰内出现豪爽电流蜕变的器件安放于此。比方,北京赛车计划下注假若要将一块Xinlix的FPGA芯片放正在电道板上,该芯片会正在0.2纳秒内出现2A的输入电流蜕变。云云短时辰内的大电流蜕变将带来电道板的电源完美性题目,会使电道板出现各式形式的谐振,导致电源层和地层电压的不匀称。然而,电道板核心处正在某些谐振形式下具有零压差蜕变的特质,因而将FPGA芯片安放于此可能避免电道板出现这些低频的谐振形式。FPGA芯片不行勉励这些低频谐振形式,是因为从电道板的核心处将无法耦合至这些谐振形式。图3中的紫色弧线显示的是当位于电道板核心处的芯片从电源平面吸入电流时惹起的谐振。毕竟上,峰值涌现正在高阶的谐振频率1.07GHz、1.64GHz和1.96GHz上,而不是低阶的谐振频率0.54GHz、0.81GHz和0.97GHz上,这正如咱们所料。

  正在该计划中,为了坚持电源完美性,电源地的电压震动务必坚持正在模范值3.3V的5%以内。因而噪声不行大于0.05×3.3V=165 mV。可能据此遵照欧姆定律筹算出PDS的最大阻抗165mV/2A=82.5m,图4中虚线片面即为PDS阻抗应当满意的标的区域。关于最低频率,时时是1kHz或者更低的频率电源满意阻抗特质的恳求,电源和地层的机闭时时不会妨害阻抗特质,由于它们外示低电阻与电感特质。而当频率高于1kHz时,电贯通道的互感大。

  假使器件的构造与安放的名望有助于减小电源完美性的题目,但它们并不行管理全面的题目。最先,你不行将全面的闭头器件放正在电道板的核心。时时境况下,器件安放的乖巧性是有限的。其次,正在任何给定的名望总有极少谐振形式会被勉励。比方,图3中绿色弧线外现当你将芯片安放正在沿某一坐标轴偏移核心名望时,0.54GHz的谐振形式将被勉励。告成的计划电道板的PDS(电源分派编制)的闭头正在于正在适当的名望扩张退耦电容,以保障电源的完美性和正在足够宽的频率局限内保障地弹噪声足够小。

  退耦电容设思FPGA正在0.2纳秒的上升沿 吸入2A的电流,此时电源电压会短暂消浸(压降),而地平面电压会短暂被拉高(地弹)。其蜕变幅度取决于电道板的阻抗和芯片偏置管脚处的用于供应电流的退耦电容(图4a)。因为电流的瞬变值为2A,电压的瞬变值由V=Z×I决意,Z是从芯片端视出的阻抗,因而,为了避免电压的尖峰震动,正在从直流到信号带宽的频率局限内,Z值务必低于某一门限值。(图4b)